한-미 3차원 집적회로 상용화 기술 개발

반도체 회로 수직으로 제작

평면으로 집적회로를 짜는 반도체 제조방식의 집적 한계를 넘어 수직으로도 반도체 회로를 설계하고 제작하는 3차원 집적회로 상용화 기술이 개발됐다.

교육과학기술부 지원을 받는 ‘나노종합팹센터’는 11일 “미국에서 활동하고 있는 벤처기업 ‘비상’, ‘스탠포드나노팹’과 함께 단일 칩으로 구현된 3차원 집적회로 상용화 기술을 세계 최초로 개발했다”고 밝혔다. 3차원 집적회로는 평면에다 회로 패턴의 크기를 점점 더 줄여 집적도를 높이려는 현행 2차원 반도체 제조기술(CMOS·시모스)이 집적의 한계에 다다르면서, 트랜지스터를 수직으로 세우고 회로도 수직으로 짜 집적도를 크게 늘리려는 차세대 기술이다. 땅 값이 오르자 건물을 복층으로 지어 공간 활용도를 높이려는 것과 같은 이치다. 이완규 나노종합팹센터 기술응용팀장은 “1980년 무렵 ‘3차원 집적회로’ 구상이 처음 제안된 이래 관련 기술들이 개발됐으나 회로 배선 문제 등 탓에 상용화가 어려웠다”며 “이번 기술이 이런 문제를 극복했을 뿐 아니라 업계 표준인 180나노미터(㎚·10억분의 1m 단위)의 시모스 기술과 8인치 실리콘 웨이퍼를 이용했다는 점도 큰 장점”이라고 말했다.

연구팀은 실리콘 반도체 기판 위에다 1마이크론(㎛·100만분의 1m 단위) 미만 두께의 단결정 실리콘 층을 만든 뒤, 여기에 반도체 소자를 형성해 3차원 집적회로를 구현했다. 오철우 기자 [e-mail]